TEMPORIZADORES Y GENERADORES DE RELOJ
I.CAPACIDAD TERMINAL
- Identificar las aplicaciones de la Electrónica Digital.
- Describir el funcionamiento de las unidades y dispositivos de almacenamiento de información.
- Implementar circuitos de lógica combinacional y secuencial.
II.COMPETENCIA ESPECIFICA DE LA SESION
- Implementación de circuitos temporizadores
- Implementación de circuitos generadores de clock
- Implementación de circuito contador utilizando temporizadores y generadores de clock.
SUMADORES
Un sumador es un circuito que realiza la suma de dos palabras binarias. Es distinta de la operación OR, con la que no nos debemos confundir. La operación suma de números binarios tiene la misma mecánica que la de números decimales.
En la suma binaria de los dígitos 1 + 1, el resultado es 0 y me llevo 1, que debo sumar en la columna siguiente y pudiéndose escribir 10, solamente cuando sea la última columna a sumar. A este bit más significativo de la operación de sumar, se le conoce en inglés como carry (acarreo), equivalente al “me llevo una” de la suma decimal.
Semisumador: Es un dispositivo capaz de sumar dos bits y dar como resultado la suma de ambos y el acarreo. La tabla de verdad correspondiente a esta operación sería:
| Entradas | Salidas | ||
| A | B | C | S |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
El SN74LS193 es un contador binario de 4 bits Up/Dw. Utiliza entradas separadas de reloj, contador adelante y contador atrás, en el modo de conteo, los circuitos funcionan de forma síncrona. Cambio sincrónico del estado de las salidas con la transición BAJO a ALTO en las entradas de reloj. El funcionamiento síncrono es proporcionado, por tener todos los registros flip-flops simultáneos, de modo que las salidas, cambian juntas según la lógica de control. Este modo de funcionamiento, elimina los picos de conteo de salida que, normalmente se asocian con los contadores asíncronos (ondulación de reloj). Las entradas y salidas son totalmente compatibles con dispositivos TTL, NMOS y CMOS, con un ancho de operatividad de 4,5V a 5,5V.
Las salidas de los cuatro flip-flops maestro-esclavo se disparan por una transición de nivel BAJO a ALTO de cualquiera de las entradas de conteo (reloj). La dirección de conteo se determina, según la entrada de conteo que es pulsada, mientras que la otra entrada de conteo se mantiene alta.
El circuito integrado 74LS192, dispone de cuatro entradas de datos (Da - Dd) para cargar las salidas (Qa - Qd) a un determinado estado, aplicando los datos a dichas entradas. Se aplica el nivel bajo L a la patilla 11 de carga ('load'), esta operación de carga es independiente del nivel de reloj y del estado del contador, a partir de haber aplicado el nivel bajo, en la salida del contador, se tendrán los datos de carga en las salidas (Qa, Qb, Qc, Qd). Y a partir de este momento según el nivel aplicado en la entrada de reloj Up/Dw, así hará avanzar o retroceder el contador, hará cambiar el estado previo de las salidas.
La entrada de PAC (puesta a cero, patilla 14, Clear) permite situar las salidas del contador, en el estado 0, cuando se le aplica el nivel H. Esta entrada es igualmente independiente del nivel aplicado en las entradas de carga o de las de conteo, bien ascendente o descendente.
La salida acreedora (descuento o 'Borrow', patilla13) producirá un impulso de longitud similar al de conteo, cuando el contador alcance el estado 0 y pase a 9. En cambio la salida acarreo ('Carry', patilla 12) producirá un impulso de longitud similar al de conteo, cuando el contador alcance el estado máximo 9 y salte a 0, en el caso del CI 74LS193, por ser binario, lo hará cuando la salida pase de 1111 (F) a 0.
FUNCIONAMIENTO
El punto de mayor importancia de este dispositivo en esta aplicación práctica, se ha resaltado dentro de un rectángulo, en el que se aprecian 3 puertas NAND correspondientes a un 74LS00, una de ellas conectada a su vez como inversor, además de 1 pulsador de puesta a cero PAC, 1 conmutador arriba-abajo 'Up/Down' y una resistencias de 1k5 de 1/4 W.
De modo que, cuando se aplica una serie de impulsos en la entrada, en esta disposición, los pulsos pasaran por la patilla 2 a la salida 3 de esta puerta para ingresar en la entrada Eu ascendente del circuito integrado 74HCTLS192, independientemente del estado previo de conteo. Si lo que deseamos es descontar una serie de impulsos, debemos cambiar la posición del conmutador C, de modo que la patilla 6 del 74LS11 permanezca a nivel L (0) por lo que los impulsos ahora pasaran por la patilla 5 hacia la patilla Ed de descuento. Los impulsos no pueden pasar a la patilla 3, como antes ya que en la patilla 2 hay un nivel H que impide cualquier salida, según su tabla de la verdad.
A este diagrama esquemático que constituye por sí sólo, un contador de un dígito, al que se le pueden añadir nuevos dígitos en cascada, conectándolos a las salidas SC y SB de éste con las correspondientes EU y ED respectivas del siguiente dígito (cada dígito está formado por este conjunto, excepto el contenido dentro del marco y el pulsador PAC que, es común a todos los dígitos.
Se pueden apreciar las líneas de conteo arriba y abajo, las salida de acarreo y descuento así como las comunes para todos ellos de PAC y carga, en un montaje serie asíncrono con propagación retenida entre etapas. Y finalmente, en la siguiente figura se presenta el diagrama de lo descrito para dos dígitos y una salida a un relé.
Implemente el circuito anterior en su PROTOBOARD. Aplique fórmulas para conseguir una
frecuencia de reloj lo más cercano a 1Hz.
IV. EVIDENCIA DE TAREAS EN LABORATORIO
IV. EVIDENCIA DE TAREAS EN LABORATORIO
Vídeo
OBSERVACIONES
- Algunos de los display no funcionaban correctamente
- Se necesitaron un considerable numero de jumpers
- Usamos nuestro protoboard pequeño que llevamos
CONCLUSIONES
- Muchos dispositivos denominados circuitos contadores son de caracteristicas simil
- Implementamos circuitos temporizadores
- Implementamos circuitos generadores de clock
- Implementamos circuito contador utilizando temporizadores y generadores de clock
FOTO GRUPAL
